转自：eettaiwan

　　法国原子能署电子暨资讯手艺实验室(CEA-Leti)宣布开发出单晶片(Monolithic) CoolCube 3D 设计途径，其目的在于成为第一个授权单晶片 3D 手艺的单位之一。这项 CoolCube 3D 晶片手艺妄想由法国政府、IBM与高通(Qualcomm)等公司配合赞助相助。

　　凭证法国格勒诺布尔-阿尔卑斯大学(University of Grenoble Alpes)教授Olivier Billoint体现，单晶片 CoolCub 手艺团结了古板的互补金属氧化物半导体(CMOS)处置惩罚手艺、在中心层使用冷却 CMOS 制程办法以及钨互连与穿孔的单层堆叠，以及顶层的铜金属。

　　“CoolCube 是单片3D晶片制造手艺，底层接纳古板的 CMOS 热制程，而内层则使用　　 Billoint及其研究小组们以为，他们开发的 CoolCube 3D 晶片设计途径适用于古板的 CMOS 制程，但所具有的优点就像以 2D 平面晶片希望到下一个制程节点一样，从而延伸了摩尔定律，只不过是以笔直的偏向希望。

　　“我们使用古板的 2D CMOS 制程，在分层之间制造 3D 穿孔，所取得的优点就像以 2D 希望到更先进的制程节点一样，”Billoint体现，“我们预计这种途径可使功耗降低30%，性能提高40%，晶片面积更大幅缩减52%。”

　　 CEA-Leti的CoolCube 3D途径是在底层接纳古板的“热”CMOS制程，并以钨取代铜，然后在中心层接纳冷却的CMOS制程，最后在顶层则以铜金属互连完成设计。 （泉源：CEA-Leti）

　　CEA-Leti举行这项妄想的时间已经长达八年，预计将在未来三年内完成设计原型。该研究机构期望能在2018年以前完成10nm制程的可用晶片。

　　然而，凭证Billoint指出，在 3D 单晶片设计要能成为主流以前，还保存几个必需解决的问题。首先是怎样决议哪一层必需在哪一层之上以及添加哪些功效，特殊是发热的模组，如 CPU ——必需把这些特定模组放在单层或分成数层以便划涣散热？

　　3D 单片手艺的另一个主要问题是在许多节点保存立方体内部而无法以探针测试时怎样实现设计？如那里置制程变异极端、特征化叠层热行为以及寻找解决要领等。

　　最后，CEA-Leti以为50/50的分层尺寸漫衍，并纷歧建都是最佳化的情形，因此现在正致力于打造一个可为每一分层实现最佳化的规则组合。

　　“为什么所有分层的尺寸应该相同？有些人会用差别的制程手艺，有些会执行相互差别的功效，而我们希望找到一种为每一分层尺寸实现最佳化的要领，”Billoint说。